时钟

总结 FPGA 设计中常见的时钟资源约束冲突（如 MRCC/SRCC 极性限制、PLL 输入源要求）及 Debug 调试要点，旨在规避 Vivado 实现阶段的常见 DRC 报错。